

(19) 대한민국특허청(KR)
 (12) 공개특허공보(A)

(51) Int. Cl. 7
 G02F 1/136

(11) 공개번호 특2002 - 0010199
 (43) 공개일자 2002년02월04일

(21) 출원번호 10 - 2000 - 0043483
 (22) 출원일자 2000년07월27일

Fig 2, 4,
 3d, 5e

(71) 출원인
 엘지.필립스 엘시디 주식회사
 구본준, 론 위라하디락사
 서울 영등포구 여의도동 20번지

(72) 발명자
 류순성
 경상북도 구미시 형곡동 신세계 타운 401호
 곽동영
 대구광역시 달서구 송현동 그린맨션 103동 1108호
 김후성
 서울특별시 성북구 상월곡동 55 - 105 5/5
 정유호
 경상북도 구미시 진평동 642 - 3 LG Philips LCD
 김용완
 경상북도 구미시 진평동 642 - 3번지 엘지필립스엘시디
 박덕진
 대구광역시 북구 태전동 한라아파트 104 - 601
 이우채
 경상북도 구미시 진평동 642 - 3 LG Philips LCD

(74) 대리인
 정원기

심사청구 : 없음

(54) 액정표시장치용 어레이기판과 그 제조방법

요약

본 발명은 액정표시장치용 어레이기판에 관한 것으로, 특히 4 마스크로 제작되는 어레이기판 공정 중 화소전극을 형성하는 공정에서 화소전극과 데이터배선간의 이물불량에 의한 단락불량이 발생하지 않고, 화소전극과 데이터배선간의 간격을 일정하게 유지할 수 있는 액정표시장치를 제작할 수 있다.

대표도
 도 4

명세서

도면의 간단한 설명

도 1은 일반적인 액정표시장치를 도시한 분해 사시도이고,

도 2는 종래의 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,

도 3a 내지 도 3d는 도 2의 III - III를 따라 절단하여 공정순서에 따라 도시한 공정단면도이고,

도 4는 본 발명에 따른 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,

도 5a 내지 5e는 도 4의 V - V를 따라 절단하여 공정순서에 따라 도시한 공정단면도이다.

도 6은 데이터배선과 화소전극의 일부를 도시한 평면도와 이에 따른 단면도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

113 : 게이트배선 115 : 데이터배선

122 : 기판 126 : 게이트전극

128 : 드레인전극 130 : 소스전극

129` : 액티브채널

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정표시장치에 관한 것으로 특히, 4 마스크로 제작되는 액정표시장치용 어레이기판의 제작공정 중 이물질에 의해 화소전극과 데이터배선간의 단락불량을 방지 할 수 있고, 화소전극과 데이터배선간의 간격이 일정하게 구성된 액정표시장치용 어레이기판의 제조방법에 관한 것이다.

일반적으로, 액정 표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 문자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 문자배열의 방향을 제어할 수 있다.

따라서, 상기 액정의 문자배열 방향을 임의로 조절하면, 액정의 문자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 문자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.

현재에는 전술한 바 있는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정 표시장치(Active Matrix LCD : AM - LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.

일반적으로 액정 표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 살펴보면 다음과 같다.

도 1은 일반적인 액정표시장치를 개략적으로 도시한 분해사시도이다

도시한 바와 같이, 일반적인 액정표시장치는 블랙매트릭스(6)와 서브컬러필터(적, 녹, 청)(8)를 포함한 컬러필터(7)와 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22)사이에는 액정(14)이 층진되어 있다.

상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.

상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐 - 틴 - 옥사이드(indium - tin - oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.

전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(17)상에 위치한 액정층(14)이 상기 박막트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층의 배향정도에 따라 상기 액정층(14)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.

상기 게이트배선(13)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극을 구동하는 필스전압을 전달하며, 상기 데이터배선(15)은 상기 박막트랜지스터(T)의 제 2 전극인 소스전극을 구동하는 신호전압을 전달하는 수단이다.

도 2는 종래의 4마스크공정으로 제작된 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이다.

도시한 바와 같이, 어레이기판(22)은 다수의 화소(P)로 구성되며, 화소는 스위칭소자인 박막트랜지스터(thin film transistor) (T)와 화소전극(pixel electrode) (17)과 보조용량인 스토리지 캐퍼시터(storage capacitor) (C)로 구성된다.

상기 박막트랜지스터(T)는 게이트전극(26)과 소스전극(28)과 드레인전극(30)과 액티브층(active layer) (29)으로 구성되고, 상기 소스전극(28)은 데이터배선(15)과 연결되며 상기 게이트전극(26)은 상기 데이터배선(15)과 교차하여 화소영역(P)을 정의하는 게이트배선(13)과 연결되도록 구성된다.

이때, 상기 데이터배선(15)과 화소전극(17)은 소정간격 이격하여 구성하며, 4 마스크를 사용하여 어레이기판을 제작할 경우 상기 데이터배선(15)의 측면이 노출되는 구조로 형성된다.

이와 같은 구조는 상기, 화소전극(17)을 패터닝하는 포토레지스트 공정 시 상기 화소전극(17)과 데이터배선(15)사이에 존재할 수 있는 이물질에 의해 상기 화소전극(17)과 데이터배선(15)간에 단락부(A)를 생성하여 단락불량을 유발한다.

또한, 상기 데이터배선(15)을 형성한 후, 상기 화소전극(17)을 패턴하는 마스크공정에서 마스크와 기판의 미스얼라인(misalign)에 의해 상기 데이터배선(15)과 화소전극(17)간의 간격이 일정하지 않게 구성되어 패널내의 편차 및 상기 데이터배선(15)과 화소전극(17)간에 발생하는 캐퍼시턴스의 불균일을 초래한다.

이하, 도 3a 내지 도 3d를 참조하여 종래의 액정표시장치용 어레이기판의 제조방법을 설명한다.

도 3a 내지 도 3d는 도 2를 공정순서에 따라 도시한 공정평면도와, 평면도의 III - III'을 절단한 단면도이다.

일반적으로 액정표시장치에 사용되는 박막 트랜지스터의 구조는 역 스태거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 간단하면서도 성능이 우수하기 때문이다.

먼저, 기판(22)에 이물질이나 유기성 물질을 제거하고, 증착될 게이트물질의 금속박막과 유리기판의 접촉성(adhesion)을 좋게 하기 위하여 세정을 실시한 후, 스퍼터링(sputtering)에 의하여 금속막을 증착한다.

도 3a는 게이트배선과 게이트 전극(26)을 형성하는 제 1 마스크 단계로, 기판(22)상에 제 1 도전성 금속층을 증착하고 패턴하여 일방향으로 연장된 다수의 게이트배선(13)과, 상기 게이트배선에서 돌출형성된 게이트전극(26)을 형성한다.

여기서, 상기 게이트배선(13)의 일부는 상기 스토리지 캐패시터의 제 1 전극 (13')으로 사용된다.

일반적으로, 액티브매트릭스형 기판에 구성하는 게이트전극(26) 물질은 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hilllock) 형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 적층구조가 적용되기도 한다.

다음으로, 상기 게이트전극(26) 및 게이트배선(13) 등이 형성된 기판(22)의 전면에 게이트절연막(27)과, 순수 비정질 실리콘층(29)과 불순물이 함유된 비정질 실리콘층(31)과 제 2 도전성 금속층(28')을 적층한다.

도 3b는 액티브채널을 형성하는 제 2 마스크 단계로서, 상기 제 2 도전성금속층을 패턴하여 상기 게이트전극(26) 상부에 의도된 설계대로 불순물 아몰퍼스 실리콘층(31)이 노출되도록 한다.

다음으로, 상기 패턴된 제 2 도전성금속층을 마스크로 하여 노출된 불순물 아몰퍼스 실리콘층을 식각하는 것으로 순수 아몰퍼스 실리콘층(31)의 일부인 액티브채널(29')을 노출한다.

다음으로, 상기 패턴된 제 2 도전성 금속층이 형성된 기판 상에 절연물질을증착하여 제 2 절연층인 보호층(33)을 형성한다.

도 3c는 보호층을 패턴하여 데이터배선을 형성하는 제 3 마스크단계로, 상기 보호층(33)을 패턴하여 상기 게이트전극(26)상부에 패턴된 액티브채널(29')의 좌측에 겹쳐 형성된 소스전극(28)과 이와는 이격된 드레인전극(30)과, 상기 소스전극(28)에서 수직하게 일방향으로 형성된 데이터배선(15)을 형성한다.

동시에 상기 화소영역을 정의하는 게이트배선의 일부 상부에 아일랜드 형태의 스토리지 제 2 전극(32)을 형성한다.

이때, 상기 데이터배선(15)과 드레인전극(30)과 스토리지 캐패시터부(C)는 금속층의 측면이 노출된 형태로 수직한 형상으로 구성된다.

도 3d는 화소전극을 형성하는 4 마스크단계로, 상기 패턴된 보호층(33)이 형성된 기판(22) 상에 투명도전성 금속을 증착하고 패턴하여 화소전극(17)을 형성한다.

상기 화소전극(17)은 상기 드레인전극(30)의 측면과 접촉하면서, 상기 화소영역(P)을 지나 상기 제 2 스토리지 전극(32) 상부에 연장 형성된다.

이와 같은 방법으로 종래의 액정표시장치용 어레이기판을 제작 할 수 있다.

그러나, 상기 화소전극(17)을 패턴하기 위한 포토레지스트 공정 중 이물질이 유입되어 상기 화소전극(17)의 패턴시 상기 화소전극(17)과 데이터배선(15)간의 단락부(A)를 유발할 수 있다.

또한, 4 마스크를 이용하여 노광하는 단계에서 미스얼라인에 의해 상기 데이터배선을 중심으로, 일측의 화소전극의 간격(K)과 타측의 화소전극의 간격(K+a)이 다르게 구성될 수 있다.

이와 같이 구성되면 특히, 상기 화소전극(30)과 데이터배선(15)이 근접한 부분에서 발생하는 캐패시터성분(C_{dp})에 의해 화질불량을 유발할 수 있는 문제점이 있다.

발명이 이루고자 하는 기술적 과제

상기와 같은 문제점을 해결하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 전술한 바와 같이 화소전극과 데이터배선 간의 단락불량이 발생하지 않고, 상기 데이터배선과 화소전극간의 간격이 일정한 액정표시장치를 제작하는 방법을 제공하는데 그 목적이 있다.

발명의 구성 및 작용

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 투명 기판과; 상기 기판 상에 제 1 금속층을 패턴하여 형성한 게이트전극과 게이트배선과; 상기 게이트전극 상부에 절연층을 사이에 두고 형성된 액티브층과; 제 2 금속층을 패턴하여 형성한 상기 액티브층의 일측에 겹쳐진 소스전극과 이와는 소정간격 이격된 드레인전극과 상기 게이트배선과 절연층을 사이에 두고 직교하여 화소영역을 정의하는 데이터배선과; 상기 화소영역을 지나는 데이터배선을 중심으로 양측으로 소정너비와 길이로 구성되고, 하부 기판이 노출된 골폐턴과; 상기 화소영역 상에 형성되고, 상기 골폐턴을 사이에 두고 상기 데이터배선과 소정간격 이격된 화소전극을 포함한다.

상기 제 1 금속층과 제 2 금속층은 알루미늄 (Al), 알루미늄 합금, 몰리브덴 (Mo), 텉스텐 (W) 등이 포함된 도전성 금속 그룹 중 선택된 하나인 것을 특징으로 한다.

상기 화소전극은 ITO와 IZO등이 포함된 투명도전성 금속그룹 중 선택된 하나인 것을 특징으로 한다.

본 발명의 다른 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판을 구비하는 단계와; 상기 기판 상에 제 1 도전성 금속을 증착하고 패턴하여, 게이트전극과 게이트배선을 형성하는 단계와; 상기 제 1 도전성 금속층이 패턴된 기판의 전면에 게이트 절연층과 비정질 실리콘층과 불순물 비정질 실리콘과 제 2 도전성 금속층을 적층하는 단계와; 상기 제 2 도전성 금속층을 패턴하여, 액티브채널과 추후에 형성될 데이터배선과 화소전극 사이에 골폐턴을 노출하는 단계와 ; 상기 제 2 도전성 금속층이 패턴된 기판 상에 절연물질을 증착하여 보호층을 형성하는 단계와; 상기 보호층과 제 2 도전성 금속층과 순수 비정질 실리콘층을 식각하여 소스전극과 드레인전극과 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선을 형성하는 동시에, 비정질실리콘층과 제 2 도전성 금속층과 게이트 절연층을 식각하여 골폐턴과 상기 화소영역을 정의하는 게이트배선의 일부 상부에 형성되는 스토리지 전극인 아일랜드 형태의 금속층을 형성하는 단계와; 상기 보호층이 패턴된 기판 상에 투명 도전성 금속을 증착하고 패턴하여, 상기 드레인전극과 측면접촉하고 상기 화소영역상에 구성되는 동시에 상기 스토리지 전극의 측면과 접촉하는 화소전극 포함한다.

상기 제 1 도전성 금속층과 제 2 도전성 금속층은 알루미늄, 알루미늄 합금, 몰리브덴, 텉스텐 등이 포함된 도전성 금속 그룹 중 선택된 하나인 것을 특징으로 한다.

상기 게이트 절연층과 보호층은 질화실리콘 과 산화실리콘 등이 포함된 무기절연물질 그룹과 벤조사이클로부텐과 아크릴계 수지 등이 포함된 유기절연물질 그룹 중 선택된 하나인 것을 특징으로 한다.

상기 화소전극은 ITO와 IZO등이 포함된 투명도전성 금속그룹 중 선택된 하나인 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.

- - 실시예 - -

본 발명의 실시예는 상기 데이터배선과 화소전극 사이의 거리를 미리 정의하는 패턴을 형성하는 방법을 사용하여, 상기 화소전극을 패턴하는 공정에서 유입될 수 있는 이물질에 의한 단락불량을 방지 할 수 있고, 상기 화소전극이 셀프열라인되는 효과로 인해 상기 화소전극과 데이터배선간의 거리를 일정하게 유지할 수 있도록 한다.

도 4는 본 발명에 따른 액정표시장치용 어레이기판의 일부 화소를 도시한 평면도이다.

도시한 바와 같이, 본 발명에 따른 액정표시장치용 어레이기판은 게이트배선과 데이터배선이 교차하여 구성하고, 상기 두 배선의 교차지점에 스위칭 소자인 박막트랜지스터(T)를 구성한다.

상기 박막트랜지스터(T)는 게이트전극(126)과 액티브채널(29')과 소스전극(128) 및 드레인전극(130)으로 구성한다.

상기 게이트배선(113)과 데이터배선(115)은 교차하여 화소영역(P)을 정의하며, 이러한 화소영역 상에는 화소전극(117)을 형성한다.

이때, 상기 화소전극(117)과 데이터배선(115)사이에 골패턴(114)을 형성하고, 이렇게 미리 정의된 골패턴은 상기 화소전극(117)의 측면을 수직하게 패턴하도록 함으로써, 상기 화소전과 게이트배선(115)간의 단락불량을 방지 할 수 있고, 또한 상기 골패턴에 의해 상기 화소전극의 셀프얼라인이 이루어지므로 화소전극(117)과 데이터배선(115)간의 간격이 일정하게 유지되도록 할 수 있다.

이하 도 5a 내지 도 5d를 참조하여 본 발명에 따른 액정표시장치용 어레이기판의 제작방법을 설명한다.

이하 도 5a 내지 도 5d를 참조하여 본 발명의 실시예에 따른 액정표시장치용 어레이기판의 제조방법을 설명한다.

도 5a 내지 도 5d는 도 4의 공정순서에 따라 도시한 공정평면도와, 평면도의 V - V를 절단한 단면도이다.

도 5a는 게이트전극과 게이트배선을 형성하는 제 1 마스크공정 단계로서, 기판(122)상에 알루미늄(AI), 알루미늄합금(AlNd), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)등이 포함된 도전성 금속그룹 중 선택된 제 1 도전성 금속층을 사용하여 끝단에 소정면적의 게이트패드(미도시)가 형성된 게이트배선(도 4의 115)을 형성하고, 상기 게이트배선(113)에서 일방향으로 돌출 형성된 게이트전극(126)을 형성한다.

여기서, 상기 게이트배선(113)의 일부는 스토리지 제 1 전극(113')으로 사용한다.

상기 게이트 전극(126)등을 덮도록 기판(122) 상의 전면에 걸쳐 제 1 절연층인 게이트 절연막(127), 순수 비정질 실리콘층(129), 불순물 비정질 실리콘층(131)과, 전술한 바와 같은 도전성 금속그룹 중 선택된 제 2 도전성 금속층(128')을 순서대로 적층한다.

여기서, 상기 제 2 금속층(128')은 바람직하게는 건식식각이 가능한 몰리브덴(Mo) 등의 금속이 사용된다.

도 5b는 액티브채널을 패턴하는 단계로 상기 제 2 도전성 금속층을 패턴하여 상기 게이트전극(126)상부에 상기 액티브층(129)의 일부인 불순물 아몰퍼스 실리콘층(131)이 노출되도록 한다.

동시에, 상기 화소전극(도 4의 117)과 데이터배선(도 4의 115) 사이의 너비와 길이만큼 상기 제 2 도전성금속층(133)을 식각하여 골패턴(141)을 형성한다.

다음으로, 상기 패턴된 제 2 도전성금속층(133)을 마스크로 하여 그 하부에 노출된 불순물이 함유된 비정질 실리콘층(131)을 식각한다.

다음으로, 상기 패턴된 제 2 도전성 금속층이 형성된 기판(122)의 전면에 질화실리콘(SiN_x), 산화실리콘(SiO_2)등의 무기절연물질이과 벤조사이클로부텐(BCB)과 아크릴(Acrylic)계 수지(resin)등이 포함된 유기절연물질을 증착 또는 도포하여 제 2 절연층인 보호층(133)을 형성한다.

도 5c는 상기 보호층을 패턴하는 제 3 마스크 단계로서, 비로소 데이터배선(115)과 소스전극(128)과 드레인전극(130)의 형상을 의도된 설계대로 패턴하는 공정이다.

이때, 상기 화소전극(도 4의 117)이 구성되는 화소영역은 보호층/제 2 도전성 금속층/반도체층(순수 비정질 실리콘, 불순물 비정질 실리콘)이 식각되어 그 하부의 게이트 절연막(127)을 노출한다.

반면에, 상기 화소전극(도 4의 117)이 형성되는 부분과 상기 데이터배선(115) 사이의 골패턴(141)은 아몰퍼스 실리콘층/제 2 도전성 금속층/게이트 절연막이 식각되어 그 하부의 기판(122)이 노출되어 형성된다.

이와 같은 공정에서, 상기 데이터배선(115)과 드레인전극(130)은 수직으로 식각되어 측면이 노출되는 구조로 형성된다.

다음으로, 도 5d는 화소전극을 노광하는 단계로, 위의 도 5a 내지 도 5c의 각 마스크 공정마다 생략한 포토레지스트 공정으로부터 설명을 시작한다.

전술한 바와 같이, 보호층(133)을 패턴하는 공정에서 데이터배선(115)과 소스전극(128) 및 드레인전극(130)과 골패턴(141)을 형성한 후 인듐 - 틴 - 옥사이드(indium - tin - oxide : ITO) 와 인듐 - 징크 - 옥사이드(indium - zinc - oxide : IZO) 등의 투명도전성 금속을 증착하여 투명전극층(117')을 형성한다.

다음으로, 상기 투명전극층(117')이 형성된 기판(122)의 상부에 포토레지스트(photo resist)를 도포하여 PR층(143)을 형성한다.

이때, 포토레지스트는 어느 정도 점도를 가지고 있으므로, 상기 포토레지스트가 홀러 골패턴의 끝단쪽으로 까지 형성되므로 상기 투명전극층(117')을 식각한 후에는 상기 골패턴(114)의 끝단에는 투명전극층이 남게 된다.

즉, 상기 골패턴의 일측 단차부분에 형성된 포토레지스트층의 단차는 다른 부분에 비해 높은 구릉을 이루어 도포된다.

따라서, 상기 포토레지스트를 스트립하는 공정 중 상기 골패턴의 단차 부분에 잔류 PR이 남게 된다. 따라서, 그 하부의 투명전극층이 남게된다.

도 5e는 화소전극을 형성하는 제 4 마스크 단계로, 상기 포토레지스트를 노광하고, 상기 노출된 포토레지스트(도 5e의 143)의 하부 투명전극층(도 5e의 143)을 식각하여 상기 드레인전극(128)과 측면접촉 하면서 상기 화소영역(P) 상에 구성되도록 화소전극(117)을 형성한다.

상기 도전성 제 2 금속층 및 보호층 패턴공정에서 형성된 골 패턴(114)의 간격대로 투명 도전성금속의 끝선(117')이 오게되므로, 약간의 미스얼라인이 발생하더라도 상기 화소전극과 데이터배선간의 간격은 상기 골패턴(114)의 간격대로 정의된다.

따라서, 상기 화소전극(117)과 데이터배선(115)사이에 발생하는 캐패시터인 C_{dp} 성분을 일정하게 유지할 수 있다.

도 6은 도 5의 E를 확대하여 도시한 평면도와 이에 대한 단면을 도시한 단면도이다. (상기 화소전극의 패턴 공정 중 이 물질에 의한 상기 화소전극의 돌출패턴이 상기 데이터배선방향으로 형성되었을 경우)

도시한 바와 같이, 상기 화소전극(117)을 패턴하기 위한 포토레지스트 공정 중 이물에 의해 상기 화소전극이 데이터배선에 근접하여 돌출패턴이 형성되더라도 상기 데이터배선과 화소전극(117)사이의 단락불량은 상기 골패턴(114)의 단차에 의해 상기 화소전극(117)과 데이터배선(115)이 동일평면상에 구성되지 않도록 함으로써 방지할 수 있다.

전술한 바와 같은 방법으로 본 발명에 따른 액정표시장치용 어레이기판을 제작할 수 있다.

발명의 효과

따라서, 본 발명은 상기 데이터배선과 화소전극 사이에 골패턴을 형성하여 구성하므로, 상기 화소전극과 데이터배선에 약간의 미스얼라인이 발생하더라도, 상기 데이터배선과 화소전극 사이에 발생하는 캐패시터 성분을 일정하게 유지할 수 있으므로 화질불량이 발생하지 않는 효과가 있다.

또한, 상기 골패턴에 의해 상기 화소전극과 데이터배선 간의 단락불량을 방지 할 수 있으므로, 액정표시장치의 제품 수율을 개선할 수 있는 효과가 있다.

(57) 청구의 범위

청구항 1.

투명 기판과;

상기 기판 상에 제 1 금속층을 패턴하여 형성한 게이트전극과 게이트배선과;

상기 게이트전극 상부에 절연층을 사이에 두고 형성된 액티브층과;

제 2 금속층을 패턴하여 형성한 상기 액티브층의 일측에 겹쳐진 소스전극과 이와는 소정간격 이격된 드레인전극과 상기 게이트배선과 절연층을 사이에 두고 직교하여 화소영역을 정의하는 데이터배선과;

상기 화소영역을 지나는 데이터배선을 중심으로 양측으로 소정너비와 길이로 구성되고, 하부 기판이 노출된 골패턴과;

상기 화소영역 상에 형성되고, 상기 골패턴을 사이에 두고 상기 데이터배선과 소정간격 이격된 화소전극을 포함하는 액정표시장치용 어레이기판.

청구항 2.

제 1 항에 있어서,

상기 제 1 금속층과 제 2 금속층은 알루미늄 (Al), 알루미늄 합금, 몰리브덴 (Mo), 텉스텐 (W) 등이 포함된 도전성 금속 그룹 중 선택된 하나인 액정표시장치용 어레이기판.

청구항 3.

제 1 항에 있어서,

상기 화소전극은 ITO와 IZO등이 포함된 투명도전성 금속그룹 중 선택된 하나인 액정표시장치용 어레이기판.

청구항 4.

기판을 구비하는 단계와;

상기 기판 상에 제 1 도전성 금속을 증착하고 패턴하여, 게이트전극과 게이트배선을 형성하는 단계와;

상기 제 1 도전성 금속층이 패턴된 기판의 전면에 게이트 절연층과 비정질 실리콘층과 불순물 비정질 실리콘과 제 2 도전성 금속층을 적층하는 단계와;

상기 제 2 도전성 금속층을 패턴하여, 액티브채널과 추후에 형성될 데이터배선과 화소전극 사이에 골패턴을 노출하는 단계와;

상기 제 2 도전성 금속층이 패턴된 기판 상에 절연물질을 증착하여 보호층을 형성하는 단계와;

상기 보호층과 제 2 도전성 금속층과 순수 비정질 실리콘층을 식각하여 소스전극과 드레인전극과 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선을 형성하는 동시에, 비정질실리콘층과 제 2 도전성 금속층과 게이트 절연층을 식각하여 골패턴과 상기 화소영역을 정의하는 게이트배선의 일부 상부에 형성되는 스토리지 전극인 아일랜드 형태의 금속층을 형성하는 단계와;

상기 보호층이 패턴된 기판 상에 투명 도전성 금속을 증착하고 패턴하여, 상기 드레인전극과 측면접촉하고 상기 화소영 역상에 구성되는 동시에 상기 스토리지 전극의 측면과 접촉하는 화소전극
을 포함하는 액정표시장치용 어레이기판 제조방법.

청구항 5.

제 4 항에 있어서,

상기 제 1 도전성 금속층과 제 2 도전성 금속층은 알루미늄, 알루미늄 합금, 몰리브덴, 텉스텐 등이 포함된 도전성 금속 그룹 중 선택된 하나인 액정표시장치용 어레이기판 제조방법.

청구항 6.

제 4 항에 있어서,


상기 게이트 절연층과 보호층은 질화실리콘과 산화실리콘 등이 포함된 무기절연물질 그룹과 벤조사이클로부텐과 아크릴계 수지 등이 포함된 유기절연물질 그룹 중 선택된 하나인 액정표시장치용 어레이기판 제조방법.

청구항 7.


제 4 항에 있어서,

상기 화소전극은 ITO와 IZO등이 포함된 투명도전성 금속그룹 중 선택된 하나인 액정표시장치용 어레이기판.


도면




도면 2




도면 3a





도면 3b




도면 3c




도면 3d




도면 4




도면 5a




도면 5b





도면 5c



도면 5d



도면 5e



도면 6

